| 3A001.a.7.a | максимальну кількість несиметричних цифрових входів/виходів понад 700; або |
| 3A001.a.7.b |
"сукупну односторонню пікову швидкість передачі даних послідовного трансивера" 500 Гбіт/с
або більше;
Примітка. Позиція 3A001.a.7 включає:прості програмовані логічні пристрої (SPLD);складні програмовані логічні пристрої (CPLD);програмовані користувачем вентильні матриці (FPGA);програмовані користувачем логічні матриці (FPLA);програмовані користувачем схеми з'єднань (FPIC). Особлива примітка. Щодо інтегральних схем, що містять програмовані користувачем логічні пристрої у комбінації з аналого-цифровим перетворювачем, див. позицію 3A001.a.14. Технічні примітки. 1. Максимальну кількість цифрових входів/виходів у позиції 3A001.a.7.a називають також максимальною кількістю входів/виходів користувача або максимально доступною кількістю входів/виходів, незалежно від того, чи є інтегральна схема корпусною або безкорпусною. 2. "Сукупна одностороння пікова швидкість передачі даних послідовного трансивера" є результатом множення пікової швидкості передачі даних одностороннього трансивера на кількість трансиверів на програмованій користувачем вентильній матриці (FPGA). |
Графік роботи:
ПН-ПТ: з 9 до 18
